BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63075927 A

(43) Date of publication of application: 06.04.88

(51) Int. CI

G06F 5/06 G06F 3/06 G06F 12/16

(21) Application number: 61219342

(22) Date of filing: 19.09.86

(71) Applicant:

HITACHI LTD

(72) Inventor:

OGURI YOZO

(54) BUFFER CONTROL SYSTEM


(57) Abstract:

PURPOSE: To use a write pointer representing a write address properly at a time when an error occurs, and at a normal time, by providing a save register which stores the final address of a data group at a previous operation in a data buffer in which the data is stored.

CONSTITUTION: The final address written by the data group is stored in the save register 3 at the normal time, and the storing of the address to the register 3 is prohibited at the time when the error occurs. Therefore, as the content of the save register 3, the final address of the data group at the previous operation at the normal time is stored in the register, and the input of the write pointer 2 selects the write pointer 2 at a current time at the normal time, and the final address at the previous operation at the time when the error occurs. By selecting the write pointer 2 by the output of error check, the data group at the normal time can be written again in an area where the data group is written at the time when the error occurs, and write control to always write only the data group at the normal time in the area of the buffer 1 is performed. In such a way, it is possible to read out only the data

group at the normal time at the time of reading out a RAM, thereby, a whole throughput can be improved.

COPYRIGHT: (C)1988, JPO& Japio



@日本国特許庁(JP)

① 特許出願公開

母公開特許公報(A)

昭63-75927

@Int_Cl.4

識別記号

广内整理番号

码公開 昭和63年(1988) 4月6日

G 06 F

5/06 3/06

12/16

3 5 2 3 0 5 3 1 0

7230-5B F -6711-5B

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称

バツフア制御方式

栗

②特 原真 昭61-219342

②出 願 昭61(1986)9月19日

伊発 明 洋 三

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

株式会社日立製作所 他出 頭

東京都千代田区神田駿河台4丁目6番地

THE 理 人 弁理士 小川 勝男 外1名

明

- 発明の名称
 - パッファ制御方式
- 特許請求の範囲
 - 1. 複数装置間にデータ・パッファを具備する装 **體間通信システムにおいて、データの各込み番** 地を示すライト・ポインタと、前回のライト・ ポインタ値を格納するセーブレジスタと、上記 データ・パッファと同一のアドレス空間をもつ RANと、データ・パッファにテータグループを 格納する際に当故データグループのエラーチェ ックを行なうエラーチェック回路と上配のライ トポインタとセーブレジスタを選択するセレク メを設け、且つデータ・パッファにデータグル - プの最後のデータを書込むとき、フラグを前 記RAN 上に告込むと共に、エラーチェック回路 によって検出されたエラ - 有無情報によりデー タ・パッファの甞込みアドレスを選択すること を特徴とするパッファ制御方式。
- 発明の詳細な説明

〔産業上の利用分野〕

本発明はデータ・パッファの中にエラーがある か否かテェックし、データ・パッファの容量を有 効に利用することおよぴシステムのスループット 向上に好道なバッファ制御方式に関するものであ る。

〔従来の技術〕

従来の装置は、特開昭 61 - 60125 号公報に記載 のように転送スピードの大きく異なる転送パス間 にデータ・パッファを配置し、アダプタにおいて データ・バッファ中に格納されたデータにエラー があった場合、データグループをデータ・パッフ ァに書込みエラー情報をPIPOに格納し転送する 時、エラーのあるデータは転送せずに廃棄すると 云う処理を行なっていた。

[発明が解決しようとする問題点]

上記従来技術はデータ・パッファにエラー時の データグループも書き込みを行ないパッファの存 効利用の配慮がされておらず、エラー時のデータ **グループの読み出し制御が必要であり、これは無** 効処理のためスループット上問題があった。

本発明の目的は、書き込みの番地を示すうけるというと、書き込みの番地を示すけるをエラー発生時に、前回のライトである。エラー発生時は、前回のトゥックスを受けると、エラー時のデータグループを含む、これである。またのデータグループのみを向しています。となっているとなっているというにしたバッファ制御方式を提供することにある。

[問題点を解決するための手段]

上記目的はデータを格納するデータ・バッファの前回のデータグループの厳終番地を正常時に格納するセーブレジスタを設ける事によりライトポインタの出力をセーブレジスタの内容にするかは、エラーチェック結果により切替えることができる。したがって現時点のエラー発生時は前回のライトポインタを

〔 実施例〕

以下本発明の一実施例を第1 図および第2 図により説明する。図において、1 はデータバッファ2 はライトポインタ、3 はセーブレジスタ、4 はセレクタ、5 はエラーチェック回路、6 はライトドライバ、7 はリードドライバ、8 はリードポインタ、9 は RAM である。

本発明を実施するデータバッファは以上の各回路で構成されており、以下本発明のバッファ制御について述べる。たとえばデータ・バッファーを8ビット×16KFの大きさとすると、ライトポインタ 8 ピットメインタ 8 なる。ライトポインタ 8 はリードすべき 番地を示して サンジスタ 3 は前回のデータグループの 最終番地を示している。

書き込みデータグループが正常時は、エラーチェック回路 5 の出力は論理 *0* となり、ライトポインタ 2 は現時点のアドレスから RAM 9 にライト

示す番地に次のデータグループは書き込まれ頃に データ・バッファのエリアは正常時のデータグル ープのみ書き込むことで達成される。

〔作用〕

本発明のパッファ創御方式はデータグループの 書き込んだ最終番地を、正常時はセーブレジスタ **に格納し、エラー発生時はセーブレジスタへの格** 納を禁止を行う。よってセーブレジスタの内容は 正常時のデータグループの前回の最終番地が格納 されていることになる。それによって、ライトポー インタの入力は正常時の場合は、現時点ライトポ インタを選択し、エラー時は前記の前回の最終番 地となる。ライトポインタは、エラーチェックの 出力で選択を行なうととにより、エラー発生時は データグループの書き込まれているエリアを正常 時のデータグループを再度うわ書き可能となり、 データ・パッファのエリアは恒に正常時のデータ グループのみ書き込み闘御できる。よって、RAM の旣み出し時も正常時のヂ-タグル-ブのみ読み 出しが行え金体のスループットが向上する。

ドライバ6を介して書き込みを行うことになる。 END 個号が"!"となりデータダループ 放後のデー タをライトドライバ6を介して書き込み後もエラ - チェック回路 5 の出力が論理 *ロ* ならば セーブ レジスタ3はその最終番地を格納し、RAM9に "1"のブラグ10がバッファ番地と同じ番地上に沓 き込まれる。最後データでエラーチェックの出力。 が論理。1. であればセーブレジスタ3は現時点の 書き込みアドレスすなわちライトポインタ2の番 地を取り込まないよう禁止する。またセレクタ4 の条件は正常時はライトポインタ2の番地、エラ - 時はセーブレジスタ3の番地を選択するように すれば良い。すなわち、正常時はライトポインタ 2通りにデータバッファ1の番地にデータを費き 込む。またエラーはセーブレジスタ3の示す番地 までデクリメントされるので、これが前回書き込 んだ最後のデータグループのアドレスであり、そ のライトポインタ2をプラス(ずつ哲き込むたび に創御することにより異常時に咎いたデータバッ ファ1のうわ書きが行え前記パッファにはエラー

特間昭63-75927(3)

時のデータグループは書き込まれないことになる。 また、リードポインタ目はセーブレジスタ3の番 塩を追い起さないように割倒することにより、リ ードポインタ8とライトポインタ2の矛盾は発生 しない。

[発明の効果]

٠٠٠ ، ١٠٠٠

本発明によれば、データ・パッファにエラー時のデータグループは一度は書き込むが、その次の書き込み時に正常データグループを書き込むので実質上はデータパッファは恒に正常データグループしか書き込まれてないようになる。よってデータ・パッファはエラー時のデータグループを捨てる処理となりメモリの空間の有効利用ができる。

一方読み出しのリードポインタはセーブレジスタの示す番地を超えることのないように制御が可能でありリード時は正常データグループの読み出しだけ行うこととなり、全体のスルーブットはエター時のデータグループの読み出して捨てる処理がないので向上することとなる。すなわちデータ・パッファの有効利用およびシステムのスルーブッ

トの向上の効果がある。


4. 図面の簡単な説明

第1図は本発明の一実施例であるデータ・パッファの構成図、第2図は第1図のデータ・パッファのメモリ構成およびリードポインタ、レジスタ、ライトポインタの示している番地を示す図である。

- 1 ……… データバッファ
- 2 ライトポインタ
- 3 …… レジスタ
- 4 セレクタ
- 5 …… エラーテェック回路
- 6 ドライバ
- 7 …… レシーパ
- 8 ……… リードポインタ
- 9 1 Ly X 16 KF O RAM

代理人 弁理士 小 川 勝 男

第 / 図



第 2 図

